差分

このページの2つのバージョン間の差分を表示します。

この比較画面へのリンク

両方とも前のリビジョン 前のリビジョン
次のリビジョン
前のリビジョン
tech:boarddesign:eagle:brd [2022/08/11 00:27] – [シルク] matsuhachitech:boarddesign:eagle:brd [2025/02/21 01:39] (現在) – [パターン] matsuhachi
行 4: 行 4:
   * DRCを読み込んで保存しておくと、基板厚さ等も保持される。   * DRCを読み込んで保存しておくと、基板厚さ等も保持される。
   * 使ったdrcファイルやCAMファイルも一緒にリポジトリに入れる   * 使ったdrcファイルやCAMファイルも一緒にリポジトリに入れる
-===== シルクについて =====+===== パターン ===== 
 +  * [[https://www.art-denshi.co.jp/tech/18977?zc_cid=3z145fb66f98f1d04bd664dc85e1871b98c05d2d992ac57f3dc0c29938ce05b7de|「失敗しない」電圧を考慮したパターン間隔の考え方]] 
 +    * {{:tech:boarddesign:eagle:pasted:20250221-013818.png?400}} 
 +  * 配線の電流容量 
 +    * 配線の電流容量(1mm / 1A、via0.5φ x 3個 / 1A) 
 + 
 +===== シルク =====
   * NAMEやVALUEがボード図で出てこないとき、自作パーツに>NAME、>VALUEを描いていないことが考えられる   * NAMEやVALUEがボード図で出てこないとき、自作パーツに>NAME、>VALUEを描いていないことが考えられる
   * たまにライブラリを外部から落としてくると、>Namesになってたりするがこれでは反映されない。>NAME、>VALUEに変更   * たまにライブラリを外部から落としてくると、>Namesになってたりするがこれでは反映されない。>NAME、>VALUEに変更
行 15: 行 21:
   * ボード図に出てきても、ガーバーデータに出てきてない場合は、tValues等見せないレイヤーに来ている可能性がある   * ボード図に出てきても、ガーバーデータに出てきてない場合は、tValues等見せないレイヤーに来ている可能性がある
  
 +  *  LED等を載せるため反射率を稼ぐ等、基板を白くしたいときがある
 +    * レジスト白の基板はレジストが剥がれやすいので、レジストは緑のままとして、シルクベタで反射を稼ぐ
 +      * 例えば黒丸の部分がLEDで、真ん中のボタン(SW1)部分を綺麗に光らせたいとするとこんな感じ
 +      * {{:tech:boarddesign:eagle:pasted:20220810-152314.png?200}}
 +    * ↑上の図では、実は、コンデンサもLEDも1種類しかなかったため、特に書いてないが、シルクで埋まるところは引き出し線で部材名を指定するとよい
 +      * こういうイメージ。ビアの上のシルクは消えるからこれでは綺麗にならないが。
 +      * {{:tech:boarddesign:eagle:pasted:20220810-152535.png?200}}
 +  * シルクに画像を入れたいときは、run import-bmp.ulp
 +    * [[https://toucylab.exblog.jp/20639538/|参考文献]]
 +    * [[https://knowledge.autodesk.com/ja/support/eagle/troubleshooting/caas/sfdcarticles/sfdcarticles/JPN/How-to-create-a-schematic-of-the-PCB-board-by-uploading-the-PCB-picture-in-the-Eagle.html|公式の案内]]
 +    * 黒い面が白く、白い面が黒くなる(多分)ので、色味の反転をしてから読み込む
 +    * 反転が大変なので、ボトムレイヤーに印刷するときは、先に画像を反転してからインポートするのが楽
 +    * 2色だと、面積多いほうが多分白く塗られるので、選択は1色
 +    * 正解の状態
 +      * {{:tech:boarddesign:eagle:pasted:20230224-020557.png}}
 +    * 失敗の状態
 +      * {{:tech:boarddesign:eagle:pasted:20230224-020923.png}}
 +    * スケールの数値を1からいじれば、大きさの変更も可能
 +    * 読み込んだ画像レイヤーを、camファイルでtopシルクレイヤーかbottomシルクレイヤーに指定すれば、反映される
 ===== 書き方 ===== ===== 書き方 =====
 ==== 基本 ==== ==== 基本 ====
行 33: 行 58:
   * 回路は左から右に、電圧の高いものが上から下に書く(回路の素101からだったかも)   * 回路は左から右に、電圧の高いものが上から下に書く(回路の素101からだったかも)
   * TOPとBOTTOMをそれぞれ表示してチェック   * TOPとBOTTOMをそれぞれ表示してチェック
 +  * TOPからBOTTOMなど、線をレイヤーでまたぐときは、マウスの真ん中のボタンで入れ替えられる
 ==== レイヤー ==== ==== レイヤー ====
   * infoの上のLayer Settingsで見たいレイヤーを切り替えられる   * infoの上のLayer Settingsで見たいレイヤーを切り替えられる
行 70: 行 96:
     * 実際のシルクに反映されない情報。     * 実際のシルクに反映されない情報。
 ==== GND ==== ==== GND ====
-  * GNDはベタにするので割と適当でいい+  * GNDはベタにするので割と適当でいい。 
 +  * ポリゴンツールでベタ作りたい部分を(基本は外形に沿う)描き、囲い切ったときにnameでGNDを指定。 
 +    * その後、ratsnestでベタGNDが打たれる。ratsnestってネズミの巣か? 
 +    * 見え方が変わるだけで実は何も起きない。つまりctrl+zでは戻れない。 
 +    * 基板が見づらくなるので、リセットしたい場合は、外形線を一度ゴミ箱に入れて、ctrl+Zで元に戻す 
 +    * ratsnestすればベタGNDは更新されるので、基板をいじりながらratsnestしていくのもあり。
   * TOPとBOTTOMのベタGNDになるべく電位差が発生しないようにビアを打つ   * TOPとBOTTOMのベタGNDになるべく電位差が発生しないようにビアを打つ
     * ビアを一つ打ち、nameをGNDにして、めっちゃコピーして打っていく     * ビアを一つ打ち、nameをGNDにして、めっちゃコピーして打っていく
行 85: 行 116:
   * ビアの上にはシルクが印刷されないので注意   * ビアの上にはシルクが印刷されないので注意
   * レイヤーをViasにすれば、Viasがよく見える形で出てくる   * レイヤーをViasにすれば、Viasがよく見える形で出てくる
-    *  {{:tech:boarddesign:eagle:pasted:20220808-070904.png}}+    *  {{:tech:boarddesign:eagle:pasted:20220808-070904.png?400}}
  
  
 ==== 配置 ==== ==== 配置 ====
-  * 動かしてはいけない部品はlockしておく(nameもlockされるのがめんどいが) +  * 動かしてはいけない部品はLockしておく(nameも+ockされるので注意。 
-  * mirrorで部品の位置反転。配線などは反転できない+    * Lockされてたら+がxになる 
 +  * mirrorで部品の位置をTop/Bottomに反転。配線などは反転できない
   * パスコンはICの近くに、パスコンを通してICに電源供給   * パスコンはICの近くに、パスコンを通してICに電源供給
   * ユニバーサル基板のスルーホール穴の間隔が0.1インチ (2.54mm)=100mil   * ユニバーサル基板のスルーホール穴の間隔が0.1インチ (2.54mm)=100mil
行 134: 行 166:
     * Vscoreレイヤーだと、外形線とは別のレイヤーになるので、見やすいけど、指定し忘れることがある     * Vscoreレイヤーだと、外形線とは別のレイヤーになるので、見やすいけど、指定し忘れることがある
 === 手順 === === 手順 ===
 +  - 捨て基板外形を描く。Vカットする場合は、最低基板サイズがあるので注意。
 +  - 捨て基板外形の端から5mmずつのところに、4mmのドリル穴を開ける。Vカット時の固定用。
   - 基板外形の一番外側の辺にVカットラインを引く。   - 基板外形の一番外側の辺にVカットラインを引く。
     * widthは0.5。カットの分だけ、外形側にオフセットすること。     * widthは0.5。カットの分だけ、外形側にオフセットすること。